Quanten­com­pu­ter besit­zen das Poten­zial, klassi­sche Probleme wie komplexe Simulations‑, Optimie­rungs- und Krypto­gra­fie­auf­ga­ben erheb­lich zu beschleu­ni­gen, setzen dafür jedoch skalier­bare und robuste Qubit-Techno­lo­gien voraus. Halblei­ter-Spin-Qubits verei­nen lange Kohärenz­zei­ten mit etablier­ten, indus­tri­el­len Ferti­gungs­pro­zes­sen. Dieses Projekt fokus­siert sich auf die Imple­men­tie­rung präzi­ser Zwei-Qubit-Gatter, welche dann zu Multi-Qubit-Arrays erwei­tert und deren Leistungs­fä­hig­keit mit Quanten­al­go­rith­men und umfas­sen­den Bench­mar­king-Verfah­ren validiert werden.

Halblei­ter-Spin-Qubits bieten gegen­über anderen Quanten­platt­for­men die entschei­den­den Vorteile schon auf etablierte indus­tri­elle Ferti­gungs­pro­zesse zurück­grei­fen und lange Kohärenz­zei­ten in der Größen­ord­nung von Milli­se­kun­den aufwei­sen zu können. Diese Eigen­schaf­ten haben das Poten­tial als Grund­lage für verläss­li­che Quanten­in­for­ma­ti­ons­ver­ar­bei­tung zu dienen. Die zentrale Heraus­for­de­rung in diesem Gebiet besteht jedoch darin, die Zahl der Qubits auf einem Chip zu erhöhen, ohne dabei ihre Quali­tät wesent­lich zu beeinträchtigen.

In diesem Projekt werden die Qubits durch einzelne Elektro­nen­spins definiert, die in Silizium Quanten­punk­ten in Si/SiGe Bauele­men­ten gefan­gen gehal­ten werden. Die entspre­chen­den Chips werden in Zusam­men­ar­beit mit der Halblei­ter­for­schungs­ein­rich­tung IMEC in Belgien unter Einsatz CMOS-kompa­ti­bler indus­tri­el­ler Ferti­gungs­pro­zesse herge­stellt. Anfangs bilden diese hochqua­li­ta­ti­ven Bauele­mente das Funda­ment für die Entwick­lung präzi­ser Zwei-Qubit-Gatter. Darauf aufbau­end wird die Archi­tek­tur zu Multi-Qubit-Arrays erwei­tert, die eine syste­ma­ti­sche Unter­su­chung von Fehler­aus­brei­tung in größe­ren Quanten­pro­zes­so­ren ermöglichen.

Die Perfor­manz der Chips wird sowohl über Tests des physi­ka­li­schen Layouts als auch mit Quanten­al­go­rith­men validiert. Diese Algorith­men können mit ausführ­li­chen Bench­mar­king-Metho­den wie rando­mi­sier­tem Bench­mar­king und Rausch­spek­tro­sko­pie quanti­fi­ziert werden.

Durch die Kombi­na­tion von Halblei­ter­fer­ti­gung in Indus­trie­qua­li­tät mit optimier­ten Steue­rungs­an­sät­zen geht dieses Projekt direkt die Heraus­for­de­rung der Skalier­bar­keit von Halblei­ter-Spin-Qubits an. Mit der Erwei­te­rung hin zu Multi-Qubit-Archi­tek­tu­ren leistet diese Arbeit einen grund­le­gen­den Beitrag zur Entwick­lung skalier­ba­rer Quantentechnologien.

3D-Modell eines Si/SiGe-Bauele­ments mit in Quanten­punk­ten einge­schlos­se­nen Elektro­nen der Spin-Qubits (Quelle: https://doi.org/10.1038/s41534-025–01016‑x)